電磁兼容加固實例分析


實例一、雷達設備

       在數字電路密集,功能復雜的現實情況下,電路產生的干擾在所難免,同時數字電路又容易受到外界的干擾。所以有必要在產品設計時考慮電磁兼容性,以便在設計初期采取相應措施來降低干擾源的能量。下面就雷達某設備(見圖1)在設計中容易出現的實例問題作個介紹。

       該雷達某設備機箱在進行GJB-151A  RE102初測時的曲線如圖2所示。

       可以看出設備在30MHz、60MHz—90MHz時大部分頻段超標。為了能盡快找出超標的原因我們可以用頻譜分析儀找到他們泄露的位置。

       由于設備已經是定型的結構和電路,因此不能更改他的結構和電路。只能在原有結構和電路的基礎上加以改進。

       眾所周知,通常機箱結構對輻射發射有影響。機箱內的元器件、集成塊、印刷電路板的走線、以及有信號電流經過的地方都可能向周圍空間輻射電磁能量,頻率越高就越容易產生電磁輻射。如果采用非屏蔽機箱,則這些電磁能量就會輻射到機箱外部。如果采用金屬機箱,或在非金屬機箱內噴涂一層金屬作為屏蔽層,則電磁能量就有可能被限制在機箱內

圖2 雷達某設備在加固前的GJB151A  RE102測試曲線

圖1 雷達某設備的實物照片

       1. 采取機箱加固措施

       為判別設備的輻射干擾是否主要由機箱泄漏引起,可將設備電纜、控制連接線拆除,只保留電源線(電源線已濾波處理)讓設備正常工作,然后再測量輻射干擾場強。結果顯示仍有部分頻點超標,說明機箱泄漏或電源線有明顯的泄露。為了進一步確定是電源線還是機箱泄露還是二者都有。這時可用近場磁場探頭(探頭接頻譜分析儀)沿孔縫移動,尋找泄漏點,可觀察不同頻率的泄漏情況。結果在機箱靠近電源的縫隙發現較大的泄漏場強,臨時將該處貼一條金屬導電帶,該金屬帶應與機箱的金屬面有良好的導電搭接。發現輻射場強明顯減小,說明機箱有泄露。

       加固措施是使縫隙尺寸滿足要求,可添加導電襯墊。也可采用波導設計、縮短連接螺絲的間距等等。在解決好機箱屏蔽的前提下,將電纜、控制線(外連電纜和控制線已經做好屏蔽處理)連接好,繼續測試RE102發現有明顯改善,如圖3所示,但是仍有超標點。

圖3 對機箱泄露采取加固措施后的RE102測試曲線

       2. 采取濾波加固措施

       由于屏蔽體內部的電磁干擾可以耦合到連接I/O接口的導線(或電纜)以及電源線上,并產生干擾電流,傳導到屏蔽體外,對外界造成傳導干擾和輻射干擾;同樣,外界電磁干擾也可以通過連接到I/O接口的導線(或電纜)以及電源線傳導進入屏蔽體內,或通過電磁感應產生干擾電流進入屏蔽體內,對屏蔽體內部造成輻射干擾。

       低通濾波是抑制和防止干擾的一項重要措施,可以顯著地減小傳導干擾的電平

       對于電源線其干擾頻譜成份遠高于工頻頻率,因此低通濾波器對于干擾頻譜成份有良好的抑制能力,而給予工頻頻率以無衰減地通過。

       對于I/O接口導線其干擾頻譜成份也高于工作頻段,因此低通濾波器對于干擾頻譜成份有良好的抑制能力,而給予工作段以無衰減地通過

       由于I/O接口導線的工作頻段遠高于電源線的工頻頻率,因此他們所采用低通濾波器的插入損耗特性是不同的,所采用的軟磁磁材也不同,前者采用鎳鐵類磁材而后者采用錳鋅類磁材。

       2.1 電纜和控制線的加固

       a) 將現有連接器換成帶有濾波的同型號連接器。

       b) 重新整理濾波器的輸入輸出線,防止輸入輸出線耦合,確保濾波器的濾波效果不變差。
       c ) 屏蔽電纜屏蔽層采用多點接地。
       d) 將連接器的懸空插針接到地電位,防止產生天線效應。

       2.2 電源線的加固

       對于金屬屏蔽機箱,應選用獨立的金屬外殼電源濾波器和安裝在電源線入口處,并確保濾波器外殼與設備機箱(地)良好電接觸。濾波器接地點通常固定在機箱或電纜出口處的公共接地金屬構件上。如圖4所示。

圖4 電源濾波器正確接地方法

       通過以上濾波加固處理后, RE102測試的結果非常理想,曲線見圖5。

圖5 采取濾波加固措施后的RE102測試曲線

       總之前面幾種方法對提高電磁兼容性都有好處,但應用最為廣泛的是改變地線結構和電線電纜的分類加固方法,這些方法不僅節約成本,而且是最有效的整改加固方法。屏蔽雖然會增加成本,但是其所起到的屏蔽效能有時是其它方法無法媲美的。所以,在實際的整改加固中應以改變地線結構、電線電纜的分類加固改善屏蔽的法為主,以其它方法為輔,來掌握并運用EMC加固技術。

實例二、數字電路的晶振

       在數字電路設計中,誰都離不開晶振,晶振可為數字電路提供一個基準信號,其振蕩頻率越高,產生的諧波就越豐富,換句話說也就是干擾越大。在許多數字電路中晶振的外殼沒有接地,PCB板也沒有提供足夠的接地面積。

       越來越多的電子工程師注意到,晶振外殼的接地能有效降低干擾,所以在PCB板布線留有一塊與晶振面積相當的去掉阻焊層的地線,并將晶振的外殼焊在上面。

       晶體振蕩電平必須滿足一定幅度,數字電路才能按一定的時序工作,然而晶振所產生的倍頻諧波會產生騷擾,嚴重時還會干擾敏感電路。

       圖1 是25MHz晶振所產生的倍頻干擾幅度,圖中可見在2、3、4、5、6次的倍頻都產生一個高的尖峰,他們是25MHz倍頻的典型頻譜圖,該頻譜圖表明晶振電路或地線處置不良,因此必須減小晶振諧波輻射。

       1. 采取接地加固措施

       進行晶振外殼接地處理,應保證晶振周圍接地面積盡量大

       將晶振外殼接地后,該頻點如仍然超,但幅值有所降低,那末還應減小晶振諧波輻射。

       2. 采取抑制振幅加固措施


圖1 晶振電路加固前的典型頻譜圖

       a) 在保證靈敏度和信噪比的情況下,可以采用增加衰減器的辦法。如VCD、DVD視盤機中的晶振,它對電磁兼容性影響較為嚴重,這時降低使用晶振頻率是可行的方法之一,但不是唯一的解決方法。
我們還可以采取其他措施減小晶振倍頻幅度:

       b) 通過高頻示波器觀察晶振波形是否接近正弦波,否則調整晶振的接地電容來改善波形

       c ) 晶振與解碼芯片相連的腳上,加串電抗較小、阻抗較大的磁珠,在電抗增加不多情況下,要求磁珠的阻抗在大于50 MHz越大越好;

       d) 檢查解碼芯片供電回路、解碼芯片晶振時鐘回路高速信號回路以及晶振旁邊布線回路等的面積是否過大,如果是則須設法減小他們的回路面積

       e) 如果以上措施本已部分落實,余措施難以實施只能在輸出線上串磁珠,套磁環,但僅是權宜之計。

       如圖2所示:

圖2


圖3 晶振電路加固后的頻譜圖


版權所有:濟南菲奧特電子設備有限公司    

技術支持:  濟南網站建設    

備案號:魯ICP備16005018號

体彩20选5开奖号码